1. 先搞清楚一件事Special Void到底在改什么很多剛接觸Sigrity的同學(xué)第一次看到Special Void這個(gè)功能下意識(shí)會(huì)把它和Allegro里面的Shape Void弄混。這不怪你因?yàn)槊謱?shí)在太像。但我要先明確告訴你Sigrity里的Special Void它是一個(gè)基于仿真場(chǎng)景的銅皮修改工具它改的是仿真模型里的銅皮形狀而不是去改你原始的PCB設(shè)計(jì)文件。什么意思舉個(gè)最直白的場(chǎng)景。你在PowerSI里導(dǎo)入了一塊板子準(zhǔn)備做PDN阻抗分析但發(fā)現(xiàn)有一個(gè)電源層的銅皮切割槽slot沒有正確導(dǎo)入或者你在做方案預(yù)研想看看在某一層電源平面開一條隔離槽之后阻抗曲線會(huì)變成什么樣。這時(shí)候你不可能為了一個(gè)仿真假設(shè)跑回Allegro里去改版圖再重新導(dǎo)入——那樣太慢了。Special Void就是干這個(gè)用的直接在Sigrity的布局編輯界面里給指定層的銅皮畫出一個(gè)挖空的區(qū)域仿真引擎會(huì)在網(wǎng)格剖分和求解時(shí)把這個(gè)區(qū)域當(dāng)作真正的銅皮缺口來(lái)處理。它的核心價(jià)值是不破壞原始數(shù)據(jù)的光標(biāo)級(jí)快速迭代。你可以隨便畫、隨便刪、隨時(shí)改一切只影響當(dāng)前仿真工程。做PDN優(yōu)化的時(shí)候這基本就是剛需。還要說清楚一個(gè)區(qū)別Special Void不是Via Antipad過孔反焊盤。過孔反焊盤是過孔本身在平面層上的避讓間距屬于過孔屬性的一部分Special Void是一個(gè)獨(dú)立的銅皮幾何操作可以畫在任何位置不依賴過孔存在。所以在排查阻抗異常時(shí)你要能區(qū)分這個(gè)突變是過孔反焊盤導(dǎo)致的還是銅皮開槽導(dǎo)致的。這一點(diǎn)后面我會(huì)在TDR部分再展開。需要明確的是它適合誰(shuí)來(lái)用正在做PowerSI PDN阻抗仿真、Speed2000瞬態(tài)仿真對(duì)布局導(dǎo)入后的銅皮完整性存疑或者想做加槽去槽對(duì)比實(shí)驗(yàn)的硬件工程師和SI/PI工程師。這篇東西默認(rèn)你用過Sigrity的基本界面但不要求你精通所有操作路徑我都會(huì)寫清楚。2. 動(dòng)手前必檢疊層、文件轉(zhuǎn)換和預(yù)處理Special Void看著是個(gè)小功能但它能不能生效往往在動(dòng)手之前就決定了。我在這一步吃過太多虧所以必須先講。2.1 從Allegro到Sigrity的導(dǎo)入鏈路最常見的Source布局來(lái)源是Allegro.brd文件。Sigrity通過自身的接口讀入時(shí)建議用File Import Allegro Layout的方式走原生解析而不是先導(dǎo)出中間格式再導(dǎo)入。中間格式在某些版本上會(huì)出現(xiàn)銅皮多邊形被簡(jiǎn)化、碎邊增多的問題你會(huì)發(fā)現(xiàn)導(dǎo)入后平面層邊緣有很多細(xì)碎的三角形這種模型你再去畫Special Void網(wǎng)格剖分時(shí)會(huì)額外消耗內(nèi)存。導(dǎo)入之后第一件事不是急著找Special Void菜單而是打開Layout Editor的Layer面板逐層核對(duì)。重點(diǎn)看兩樣每一層的導(dǎo)電層類型Plane/Signal是否正確以及疊層的介質(zhì)厚度是否符合實(shí)際板廠反饋的疊構(gòu)。疊層厚度錯(cuò)得離譜后面所有仿真結(jié)果都白搭這不是Special Void能救的。2.2 單位與坐標(biāo)系的強(qiáng)迫癥檢查Sigrity工程單位默認(rèn)是mil還是mm直接影響你畫Void時(shí)的數(shù)值輸入。建議進(jìn)入層疊編輯器把單位統(tǒng)一切成mm因?yàn)槟阍诓季治募锟吹降腄-Code尺寸、孔徑信息很多來(lái)自公制設(shè)計(jì)混用單位會(huì)在畫小尺寸Void時(shí)出現(xiàn)肉眼難以發(fā)現(xiàn)的偏差。坐標(biāo)系同樣要留意。有時(shí)從Allegro導(dǎo)入的布局自帶一個(gè)偏移的原點(diǎn)而你參考的是板卡邊框的絕對(duì)坐標(biāo)。在畫Special Void時(shí)如果我讓你在坐標(biāo)為(100, 50)的位置畫一個(gè)矩形槽你要先確認(rèn)當(dāng)前編輯器左下角顯示的是絕對(duì)坐標(biāo)還是相對(duì)坐標(biāo)否則畫出來(lái)的東西會(huì)跑到板子外面去仿真還不報(bào)錯(cuò)。2.3 銅皮完整性的快速預(yù)檢導(dǎo)入后肉眼掃一遍所有內(nèi)層平面往往不現(xiàn)實(shí)。我的習(xí)慣是先跑一次極簡(jiǎn)的Z方向阻抗仿真只設(shè)一對(duì)端口頻率范圍給個(gè)大概看結(jié)果曲線是否平滑。如果你發(fā)現(xiàn)曲線上有不正常的毛刺或階梯排除端口設(shè)置問題之后大概率就是銅皮出現(xiàn)了意外的窄縫或碎銅。這時(shí)候再用Special Void去修反而不合適——因?yàn)槟阋薜氖菍?dǎo)入丟失的部分更穩(wěn)妥的做法是回Allegro檢查實(shí)在不行才用單獨(dú)的Shape對(duì)象去補(bǔ)。注意Special Void是有方向的工具它只能把銅皮從有變無(wú)不能憑空把沒有銅的地方補(bǔ)成有銅。想補(bǔ)銅要找Shape/Create Shape功能別搞混。這些預(yù)處理做好Special Void才能畫在一個(gè)干凈的基礎(chǔ)上。否則你后面所有驗(yàn)證工作都在拿錯(cuò)誤模型做結(jié)論浪費(fèi)時(shí)間。3. PowerSI里完整創(chuàng)建Special Void的操作流程3.1 進(jìn)入布局編輯界面并鎖定目標(biāo)層在PowerSI主界面導(dǎo)入布局后點(diǎn)擊Layout Editor進(jìn)入編輯界面。界面中心是版圖左側(cè)是層疊與網(wǎng)絡(luò)瀏覽器這個(gè)布局和Allegro是兩套邏輯別去找命令行的void polygonSigrity這邊是圖形化操作。先確定你要在哪一層開這個(gè)Void。比如你做的是VCC層開槽就在層疊瀏覽器里把VCC層設(shè)為當(dāng)前活動(dòng)層。這里有個(gè)新手容易忽略的問題如果你當(dāng)前活動(dòng)層是走線層Top那畫出來(lái)的Void會(huì)被放進(jìn)Top層而Top層通常沒有大面積銅皮Void畫上去沒有任何作用仿真也不報(bào)錯(cuò)這就是看似成功、實(shí)則無(wú)效的典型來(lái)源。3.2 畫Void的三種入口方式在Layout Editor里創(chuàng)建Special Void主要通過菜單欄的Shape Create Special Void或者直接在工具條上找到對(duì)應(yīng)的圖標(biāo)一個(gè)帶有挖空角標(biāo)的形狀圖標(biāo)。點(diǎn)擊后右側(cè)屬性面板會(huì)彈出Void的類型選擇一般支持Rectangle矩形最常用適合隔離槽、挖空區(qū)域規(guī)劃。Polygon多邊形適合貼合板邊或異形銅皮邊界。Circle圓形某些需要繞開圓形器件焊盤的場(chǎng)景會(huì)用但頻率不高。選定類型后直接在版圖上點(diǎn)擊起始點(diǎn)拖動(dòng)或者在屬性面板里精確輸入坐標(biāo)和尺寸。這里我強(qiáng)烈建議精確輸入尤其做PDN對(duì)比實(shí)驗(yàn)時(shí)Void的位置和尺寸要保證可復(fù)現(xiàn)手拖出來(lái)的形體會(huì)讓對(duì)比實(shí)驗(yàn)失去說服力。3.3 關(guān)鍵參數(shù)設(shè)置層關(guān)聯(lián)、網(wǎng)絡(luò)歸屬和邊界處理畫完幾何形狀只是第一步真正決定Special Void行為的是屬性面板里的幾個(gè)參數(shù)。第一個(gè)是Layer。確認(rèn)它指向的是你要挖空的那一層而不是當(dāng)前活動(dòng)層的意外選擇。第二個(gè)是Void Type或Void Style。不同版本叫法略有差異但核心含義一致是做一個(gè)完全挖空還是做一個(gè)只去除銅皮但保留阻焊邏輯的模擬。對(duì)絕大多數(shù)SI/PI仿真而言選完全挖空即可因?yàn)榉抡嬉嬷魂P(guān)心導(dǎo)體的幾何形狀阻焊不影響電磁場(chǎng)求解。第三個(gè)是網(wǎng)絡(luò)歸屬Net。有些版本允許給Void指定網(wǎng)絡(luò)這是給那些開槽處局部還有銅殘留、屬于另一個(gè)網(wǎng)絡(luò)的復(fù)雜場(chǎng)景用的。常規(guī)用法下你不需要設(shè)置讓它跟隨所在層的銅皮網(wǎng)絡(luò)即可。邊界處理上特別要注意Void邊緣與原有銅皮邊界的重合度。如果你畫的Void有一部分超出了銅皮邊界仿真引擎一般會(huì)做自動(dòng)裁剪但裁剪后Void的實(shí)際形狀可能和你預(yù)期不一樣。穩(wěn)妥的做法是讓Void完整落在銅皮區(qū)域內(nèi)部至少留出5-10mil的余量。另外Void不要和過孔反焊盤區(qū)域重疊。一旦Void邊界和過孔反焊盤邊界交叉網(wǎng)格剖分器會(huì)在交叉區(qū)域做很多細(xì)碎三角形直接影響仿真速度和精度。我在實(shí)際項(xiàng)目中遇到過因?yàn)檫@類重疊導(dǎo)致內(nèi)存直接拉滿的情況后面會(huì)細(xì)說。4. Special Void設(shè)置之后怎么確認(rèn)它真的生效了畫完Void仿真一跑看結(jié)果曲線——這是大多數(shù)人的習(xí)慣順序。但我建議你反過來(lái)先確認(rèn)Void被仿真引擎正確識(shí)別再跑完整仿真否則一次漫長(zhǎng)的仿真跑完才發(fā)現(xiàn)Void沒生效白白浪費(fèi)時(shí)間。4.1 網(wǎng)格剖分的可視化驗(yàn)證在跑求解之前PowerSI會(huì)做網(wǎng)格剖分Meshing。對(duì)Special Void這種幾何修改最直觀的驗(yàn)證方式是查看Mesh結(jié)果圖進(jìn)入Mesh顯示模式放大到Void區(qū)域你會(huì)看到在Void邊界處網(wǎng)格被加密形成一圈明顯細(xì)密的三角形而Void內(nèi)部沒有網(wǎng)格。如果把等間距的環(huán)狀加密看成一種網(wǎng)格護(hù)城河那中心區(qū)域應(yīng)該完全空出來(lái)。如果你放大后發(fā)現(xiàn)Void內(nèi)部仍然有網(wǎng)格說明這個(gè)Void沒有真正切入銅皮。我遇到過幾次原因是畫Void時(shí)選錯(cuò)了實(shí)體對(duì)象實(shí)際創(chuàng)建一個(gè)獨(dú)立的Shape而不是Void在拓?fù)潢P(guān)系上它只是浮在銅皮上方?jīng)]有執(zhí)行布爾減法。4.2 前后阻抗曲線的對(duì)比觀測(cè)驗(yàn)證模型正確性之后做一次Condition差分先保存一個(gè)沒有Special Void的工程狀態(tài)再畫出Void分別提取PDN阻抗曲線疊放在同一張圖上。重點(diǎn)看三個(gè)特征在預(yù)期頻段通常是幾十MHz到幾百M(fèi)Hz是否出現(xiàn)諧振峰偏移。諧振頻率點(diǎn)的阻抗峰值是否改變。高頻段GHz以上的阻抗趨勢(shì)是否出現(xiàn)新的起伏。如果曲線完全一模一樣就要回頭檢查Void是否真的落在該層的連續(xù)銅皮上。一個(gè)常見情況是你畫的Void處在兩個(gè)過孔之間的狹窄銅頸區(qū)域這地方本來(lái)就是瓶頸再開槽對(duì)全局阻抗影響不大不是Void失效而是位置選得不夠典型。換到大面積平面區(qū)域再試效果立刻體現(xiàn)。4.3 電流密度圖的輔助判斷除了阻抗曲線還可以用電流密度分布圖來(lái)驗(yàn)證Void的阻流效果。在PowerSI的后處理里打開電流密度圖觀察Void附近電流流向的變化。正常情況下Void邊界會(huì)迫使電流繞行邊界外側(cè)會(huì)出現(xiàn)明顯的電流擁擠帶亮度比周圍高。這個(gè)檢查還有一個(gè)額外價(jià)值幫你判斷Void切得是否合理。如果電流擁擠帶過亮說明這條路徑上電流密度已經(jīng)逼近甚至超過安全閾值這個(gè)開槽設(shè)計(jì)在實(shí)際板卡上可能會(huì)帶來(lái)局部過熱點(diǎn)。仿真不只是為了看阻抗電流密度也是重要的工程判據(jù)。4.4 一個(gè)容易被漏掉的檢查點(diǎn)層間耦合變化Special Void改變了平面層的幾何形狀不僅影響該層本身的電流路徑還會(huì)因?yàn)閷娱g耦合改變返回路徑的分布。所以在確認(rèn)Void生效后我建議順便看一眼相鄰參考層的電流分布是否出現(xiàn)明顯變化。如果相鄰層是完整地平面一般影響不大如果相鄰層也是電源層或者有較多開槽那你可能需要結(jié)合兩個(gè)層的電流密度圖一起分析否則單獨(dú)看一層容易得出片面結(jié)論。5. Speed2000場(chǎng)景瞬態(tài)仿真的Void處理PowerSI是頻域工具Speed2000是時(shí)域工具兩者對(duì)Special Void的處理邏輯在核心上一致但使用場(chǎng)景和關(guān)注點(diǎn)差別很大。5.1 Speed2000里的Void建模邏輯Speed2000做的是時(shí)域瞬態(tài)仿真典型場(chǎng)景是電源上電波形、噪聲波動(dòng)、DDR總線讀寫。相比PowerSI的掃頻阻抗分析Speed2000更關(guān)注電流在時(shí)域上的瞬態(tài)行為。Special Void在Speed2000里同樣有效操作入口幾乎一致在Speed2000的Layout界面里找到Shape菜單下的Special Void即可。這里要說明一個(gè)常見的認(rèn)知誤區(qū)很多人以為Speed2000做的是電路級(jí)仿真不需要關(guān)注銅皮幾何。實(shí)際上Speed2000對(duì)電源分布網(wǎng)絡(luò)的計(jì)算是基于版圖抽取的分布式模型銅皮切成什么樣直接影響等效電阻和電感網(wǎng)絡(luò)。你把電源平面切成兩個(gè)孤島Speed2000會(huì)在時(shí)域里如實(shí)地模擬出兩個(gè)孤島之間的供電差異。5.2 DDR電源/信號(hào)場(chǎng)景下的隔離槽設(shè)計(jì)我在實(shí)際項(xiàng)目里用Special Void最多的場(chǎng)景是DDR部分的電源隔離。DDR的VDD和VDDQ雖然在物理上有時(shí)來(lái)自同一層但為了讓兩個(gè)電源域在噪聲上盡量隔離設(shè)計(jì)上往往要在銅皮上開一定的隔離槽。做法是先在需要隔離的兩個(gè)網(wǎng)絡(luò)交界處畫出足夠長(zhǎng)的Special Void槽然后在Void兩側(cè)分別設(shè)置電源端口跑一次上電瞬態(tài)觀察VDD和VDDQ的電壓跌落和恢復(fù)時(shí)間。對(duì)比開槽前后的波形你能明顯看到開槽后兩個(gè)域之間的耦合噪聲被削弱——當(dāng)然代價(jià)是直流壓降可能變大。這種trade-off在時(shí)域波形上看得清清楚楚。5.3 Speed2000的參數(shù)設(shè)置差異Speed2000里畫Special Void時(shí)要額外關(guān)注時(shí)域步長(zhǎng)和網(wǎng)格精度的配合。Void邊界越復(fù)雜網(wǎng)格越細(xì)單步仿真需要的時(shí)間就越長(zhǎng)。對(duì)于Void邊界平滑的矩形槽網(wǎng)格可以適當(dāng)放寬如果Void是多邊形帶尖角建議把局部網(wǎng)格加密設(shè)置為自適應(yīng)否則尖角處的電流密度計(jì)算誤差會(huì)偏大。另外Speed2000的電源網(wǎng)絡(luò)等效模型里有些版本需要通過Model Extraction或PDN Extraction過程將版圖轉(zhuǎn)成等效網(wǎng)絡(luò)模型才應(yīng)用Void修改。如果你發(fā)現(xiàn)畫了Void但波形沒變化先確認(rèn)自己是不是跳過了這一步。6. 順著熱搜問題聊Sigrity里怎么做TDR仿真既然熱詞榜上大家都在搜sigrity怎么仿真tdr而這個(gè)話題又和Special Void有直接關(guān)系我就一起講透。6.1 TDR仿真的本質(zhì)和配置路徑TDR時(shí)域反射計(jì)仿真實(shí)際上就是向傳輸線或互連結(jié)構(gòu)注入一個(gè)上升沿極快的階躍信號(hào)觀察反射波隨時(shí)間的變化從而定位阻抗不連續(xù)點(diǎn)。在Sigrity里做TDR仿真最常用的工具是SystemSI因?yàn)樗鼈?cè)重信號(hào)完整性鏈路分析但如果你已經(jīng)用PowerSI做完了模型的S參數(shù)提取也可以在PowerSI里直接對(duì)S參數(shù)做時(shí)域變換等效得到TDR曲線。在SystemSI里配置TDR的路徑通常是新建一個(gè)拓?fù)銽opology從版圖提取的模型或S參數(shù)模型中提取一條目標(biāo)網(wǎng)絡(luò)然后在激勵(lì)源Stimulus設(shè)置中選擇TDR模式設(shè)定上升時(shí)間——TDR的上升時(shí)間決定了你能分辨的最小不連續(xù)長(zhǎng)度。經(jīng)驗(yàn)法則10%-90%上升時(shí)間 t_r 對(duì)應(yīng)的空間分辨率約為光速乘以 t_r 再除以介電常數(shù)平方根。比如上升時(shí)間50ps在FR4介質(zhì)里大概能分辨出約7mm左右的阻抗不連續(xù)。所以做TDR仿真時(shí)上升時(shí)間不要拍腦袋設(shè)要去查你關(guān)心的物理特征尺寸。6.2 帶Void結(jié)構(gòu)的阻抗突變定位現(xiàn)在回到Special Void和TDR的結(jié)合場(chǎng)景。你在PDN仿真里開了一個(gè)隔離槽想驗(yàn)證這條走線或平面的阻抗均勻性TDR是最直觀的工具。把走線的參考層換成開了Void的區(qū)域TDR波形上會(huì)在Void邊界對(duì)應(yīng)的位置出現(xiàn)一個(gè)明顯的阻抗上跳因?yàn)閰⒖紝鱼~被削掉回流路徑被迫繞行局部回路的電感增大阻抗抬升。這個(gè)抬升的幅度和Void的寬度、走線到Void邊界的距離強(qiáng)相關(guān)。反射幅度符合反射系數(shù)公式Gamma (Z2 - Z1) / (Z2 Z1)。假設(shè)原特性阻抗是50歐姆開槽區(qū)域局部阻抗變成65歐姆那反射系數(shù)大約是 (65-50)/(6550) ≈ 0.13換算成回波損耗大概是 -17.7dB。這個(gè)數(shù)字你看著不大但在高速信號(hào)上多個(gè)這樣的不連續(xù)點(diǎn)疊加起來(lái)眼圖質(zhì)量就會(huì)明顯劣化。所以我在實(shí)際項(xiàng)目中會(huì)把這個(gè)流程串起來(lái)用PowerSI里畫Special Void提取S參數(shù)再到SystemSI里做TDR仿真用TDR波形驗(yàn)證Void的影響是否可接受。整個(gè)過程不需要改原始布局一套模型能跑出頻域阻抗、時(shí)域TDR、眼圖三個(gè)維度的結(jié)果效率非常高。6.3 TDR設(shè)置里的幾個(gè)注意點(diǎn)做TDR仿真時(shí)端口設(shè)置要小心。如果只設(shè)一個(gè)TDR激勵(lì)端口而遠(yuǎn)端沒有匹配波形末端的全反射會(huì)淹沒你要看的細(xì)節(jié)。建議在遠(yuǎn)端加上實(shí)際的負(fù)載模型比如器件輸入阻抗或者設(shè)置仿真窗口只覆蓋到目標(biāo)區(qū)域不讓末端反射干擾判讀。另外不要直接用默認(rèn)的50歐姆參考阻抗判斷所有網(wǎng)絡(luò)。DDR的ODT、PCIe的差分阻抗、電源網(wǎng)絡(luò)的極低阻抗各有各的目標(biāo)值。TDR波形其實(shí)是在反映局部阻抗與你設(shè)定的參考阻抗的偏差參考阻抗設(shè)錯(cuò)了波形上會(huì)出現(xiàn)系統(tǒng)性偏移你以為是Void導(dǎo)致的問題其實(shí)只是參考基準(zhǔn)不對(duì)。7. 新手最容易踩的坑我?guī)湍闩胚^了最后這部分是我這幾年在多個(gè)項(xiàng)目里踩出來(lái)的經(jīng)驗(yàn)匯總。每一條都對(duì)應(yīng)過一次真實(shí)的返工。7.1 Void畫了沒生效先查層和實(shí)體類型這是出現(xiàn)頻率最高的問題。畫了Void仿真后跟沒畫一樣曲線完全重合。排查順序選中Void對(duì)象看屬性面板里的Layer是哪層。確認(rèn)這層在當(dāng)前仿真中被啟用而不是被排除在仿真層之外。確認(rèn)畫的實(shí)體確實(shí)是Void類型而不是普通Shape。選中對(duì)象時(shí)屬性面板會(huì)有類型標(biāo)識(shí)Void會(huì)明確顯示為voidShape則不會(huì)。7.2 內(nèi)存爆炸和仿真時(shí)間失控Void邊界產(chǎn)生細(xì)碎網(wǎng)格仿真時(shí)間和內(nèi)存呈指數(shù)級(jí)上升。一個(gè)典型的反面案例是我在一個(gè)電源平面上畫了一個(gè)帶很多鋸齒邊的多邊形Void結(jié)果網(wǎng)格剖分在鋸齒附近產(chǎn)生了幾十萬(wàn)個(gè)額外三角形仿真直接從20分鐘變成8小時(shí)。應(yīng)對(duì)辦法有兩個(gè)一是把Void邊界簡(jiǎn)化成盡量少的邊矩形比五邊形好五邊形比任意曲線好二是在網(wǎng)格設(shè)置里對(duì)Void區(qū)域單獨(dú)設(shè)置一個(gè)相對(duì)稀疏的目標(biāo)網(wǎng)格尺寸不必全局加密到同一精度等級(jí)。7.3 Void與過孔反焊盤重疊導(dǎo)致的計(jì)算異常如果Void邊界切到了過孔反焊盤網(wǎng)格剖分器會(huì)在這個(gè)交叉區(qū)域做非常細(xì)致的處理而且部分版本里這類交叉還會(huì)造成電流密度結(jié)果出現(xiàn)片狀的高亮偽影看起來(lái)像是出現(xiàn)了巨大的電流尖峰實(shí)際上是因?yàn)榫W(wǎng)格退化。檢查技巧在Mesh視圖下按照高亮三角形數(shù)量排序找出異常密集區(qū)域看是不是每個(gè)密集區(qū)都對(duì)應(yīng)一個(gè)Void與反焊盤的交叉點(diǎn)。7.4 保存和管理Void不像層疊那樣隨文件保存這是處理多版本工程時(shí)的坑。Special Void對(duì)象通常保存在當(dāng)前Sigrity工程文件里但如果你導(dǎo)出某種中間格式比如導(dǎo)出S參數(shù)模型Void信息不會(huì)以幾何形式一起帶出它已經(jīng)體現(xiàn)在求解結(jié)果里了。所以當(dāng)你收到同事的工程看不到他描述的Void別急著懷疑先問他要原始的Sigrity工程文件而不是S參數(shù)文件。另外我建議給Void對(duì)象命名養(yǎng)成帶日期或版本后綴的習(xí)慣比如void_isoDDR_v02。一個(gè)復(fù)雜的仿真項(xiàng)目里可能有十幾個(gè)Void不命名的話后期想刪掉某一個(gè)做對(duì)比全憑猜。7.5 別在錯(cuò)誤的層做全局開槽實(shí)驗(yàn)有些人想模擬某層全部挖空的影響直接在整層范圍畫一個(gè)覆蓋全部銅皮的Void。這種做法在某些版本里會(huì)導(dǎo)致該層被判定為空層后續(xù)的網(wǎng)絡(luò)連接關(guān)系全部失效仿真出很多不必要的告警。想快速屏蔽某一層用層啟用Layer Enable/Disable才對(duì)不要用Void去覆蓋全局。7.6 版本的菜單差異Sigrity的界面在近幾年做過多次改版不同大版本里Special Void入口可能從菜單搬到了工具欄甚至換過名稱。遇到找不到菜單的情況直接在Layout Editor的搜索/命令欄里輸入Void通常能快速定位到對(duì)應(yīng)功能。如果搜索也沒有查一下你手頭版本的Release Notes里關(guān)于Shape功能的部分。我個(gè)人在這類操作上的體會(huì)有三點(diǎn)一是Special Void并非一個(gè)花哨的錦上添花功能而是PDN和SI分析里做Worst-case評(píng)估和方案對(duì)比的高頻工具二是它配合TDR仿真能形成完整的閉環(huán)驗(yàn)證開槽之前先仿真開槽之后再仿真用數(shù)據(jù)說話三是越是簡(jiǎn)單的矩形Void越比復(fù)雜的異形Void可靠仿真建模里簡(jiǎn)單即穩(wěn)定是長(zhǎng)期適用的原則。希望這篇能把Special Void從入門到實(shí)戰(zhàn)的這條線講透你在自己的項(xiàng)目里照著操作一遍會(huì)比看十篇文章都有用。