1. 為什么這三個協(xié)議是嵌入式面試的必考題但凡做過幾年嵌入式開發(fā)或者面過幾家做硬件產(chǎn)品的公司你一定會發(fā)現(xiàn)一個現(xiàn)象UART、I2C、SPI這三個協(xié)議幾乎是所有嵌入式崗位面試的保留曲目。不管是校招還是社招不管是做單片機(jī)、Linux驅(qū)動還是物聯(lián)網(wǎng)終端面試官總會在這三個協(xié)議上做文章。原因其實不復(fù)雜。這三個協(xié)議代表了嵌入式開發(fā)中最基礎(chǔ)的三類通信需求異步點對點、同步總線、高速同步總線。它們覆蓋了從傳感器讀取、存儲器訪問、模塊間通信到調(diào)試輸出等絕大多數(shù)場景。面試官通過這幾個協(xié)議能快速判斷一個候選人是否真正理解時序、電平、總線仲裁、時鐘極性這些底層概念而不是只會調(diào)庫。我面過不少人也被人面過很多次。一個很深的感受是很多人能說出UART是全雙工異步I2C是半雙工同步SPI是全雙工同步這種教科書式的答案但一旦問到為什么I2C要接上拉電阻SPI的四種模式怎么選UART波特率誤差多少能容忍這類實操問題就開始含糊了。這篇文章就是想把這三個協(xié)議從面試考點和實戰(zhàn)經(jīng)驗兩個維度徹底講透既幫你應(yīng)付面試也幫你真正用好它們。文章會按照協(xié)議原理→關(guān)鍵參數(shù)→實操配置→常見問題的邏輯展開每個協(xié)議都會給出可以直接參考的配置思路和排查方法。不管你是剛?cè)胄械男率诌€是想查漏補(bǔ)缺的老手應(yīng)該都能從中找到有用的東西。2. UART最簡單卻最容易翻車的異步通信2.1 UART的核心原理與幀結(jié)構(gòu)拆解UART全稱Universal Asynchronous Receiver/Transmitter通用異步收發(fā)器。注意異步兩個字這是它和I2C、SPI最本質(zhì)的區(qū)別——沒有時鐘線。通信雙方靠預(yù)先約定好的波特率來同步數(shù)據(jù)這就帶來了一個天然的問題雙方的時鐘必須足夠接近否則采樣就會錯位。一個標(biāo)準(zhǔn)的UART幀由以下幾部分組成起始位1位邏輯0標(biāo)志一幀數(shù)據(jù)的開始數(shù)據(jù)位5到9位通常是8位低位先發(fā)LSB first校驗位可選奇校驗、偶校驗、無校驗停止位1位、1.5位或2位邏輯1以最常見的9600-8-N-1為例意思是波特率9600、8位數(shù)據(jù)、無校驗、1位停止位。一幀總共10位1起始8數(shù)據(jù)1停止傳一個字節(jié)需要10個位時間。這里有個面試高頻問題為什么UART是異步的還能正確接收答案是接收方在檢測到起始位的下降沿后會在每個位時間的中間點采樣。比如波特率9600每個位時間是104.17微秒接收方在起始位下降沿后延遲約52微秒采第一個數(shù)據(jù)位之后每隔104微秒采一位。采中間點是為了避開邊沿抖動留出最大的容錯余量。2.2 波特率誤差計算面試官最愛問的隱藏考點很多人被問到波特率誤差多少能接受時答不上來。這里給一個可以推導(dǎo)的結(jié)論。UART接收方在每個位時間的中間采樣理論上能容忍的累積誤差是半個位時間。但一幀有10位誤差是累積的所以最壞情況下到第10位時累積誤差不能超過半個位時間。簡化估算總誤差要控制在±2%以內(nèi)比較安全±3%是臨界超過±5%基本會出錯。實際計算時誤差來自兩方面發(fā)送方和接收方各自的波特率偏差。如果兩邊都用內(nèi)部RC振蕩器各自偏差2%加起來就是4%很容易出問題。所以用UART時盡量用外部晶振尤其是高速波特率。舉個實際例子。假設(shè)MCU主頻8MHz要產(chǎn)生9600波特率。分頻系數(shù) 8000000 / (16 × 9600) 52.08。取整52實際波特率 8000000 / (16 × 52) 9615.38誤差 (9615.38 - 9600) / 9600 ≈ 0.16%完全沒問題。但如果主頻是7.3728MHz這種專門為串口設(shè)計的晶振頻率分頻就是整數(shù)誤差為0。提示面試時如果被問到波特率誤差先說出累積誤差不超過半個位時間這個原理再給出±2%的經(jīng)驗值最后補(bǔ)一句用外部晶振可以大幅降低誤差基本就滿分了。2.3 硬件流控與常見配置陷阱UART還有兩個常被忽略的東西硬件流控和電平標(biāo)準(zhǔn)。硬件流控用RTSRequest To Send和CTSClear To Send兩根線。當(dāng)接收方緩沖區(qū)快滿時拉高RTS告訴對方暫停發(fā)送。這個在高速通信或大數(shù)據(jù)量傳輸時很有用但很多開發(fā)者從來不用導(dǎo)致緩沖區(qū)溢出丟數(shù)據(jù)。電平標(biāo)準(zhǔn)方面TTL電平0V/3.3V或0V/5V和RS232電平±12V是兩回事。TTL直接連MCU引腳RS232需要電平轉(zhuǎn)換芯片。面試時如果問到UART怎么和電腦通信要答出需要USB轉(zhuǎn)TTL模塊或者RS232轉(zhuǎn)USB模塊并說明電平匹配的問題。實操中我踩過最多的坑是TX和RX接反。這個聽起來很基礎(chǔ)但實際調(diào)試時因為線序問題接反的情況非常多。記住一個口訣TX接RXRX接TXGND接GND。如果通信不通第一件事就是用示波器或邏輯分析儀看TX腳有沒有波形輸出先確認(rèn)發(fā)送方在工作。另一個坑是共地問題。兩個設(shè)備通信GND必須連在一起否則電平?jīng)]有參考點數(shù)據(jù)全是亂的。我見過有人用電池供電的模塊和電腦通信忘了共地調(diào)了一下午沒通。3. I2C兩根線掛一堆設(shè)備的精妙設(shè)計3.1 I2C的物理層與上拉電阻的玄機(jī)I2C只用兩根線SCL時鐘和SDA數(shù)據(jù)。這兩根線都是開漏輸出也就是說器件只能把線拉低不能主動拉高。線要變高靠的是上拉電阻。為什么用開漏這是I2C能掛多個設(shè)備的關(guān)鍵。如果兩個設(shè)備同時輸出一個想拉高一個想拉低推挽輸出會直接短路燒毀。開漏輸出則不會——只要有一個設(shè)備拉低線就是低電平這叫線與邏輯。這也是I2C支持多主多從和時鐘同步的基礎(chǔ)。上拉電阻的取值是個經(jīng)典面試題。取值要考慮兩個因素太大上升沿變緩高速通信時信號還沒到高電平就被采了導(dǎo)致通信失敗太小低電平時灌電流太大可能超過器件的驅(qū)動能力經(jīng)驗公式是Rp(max) tr / (0.8473 × Cb)其中tr是允許的最大上升時間Cb是總線電容。標(biāo)準(zhǔn)模式100kHz時tr約1000ns快速模式400kHz時tr約300ns。實際選型時4.7kΩ是最常用的值適合大多數(shù)3.3V、100kHz到400kHz的場景。如果總線設(shè)備多、走線長電容大就要減小到2.2kΩ甚至1kΩ。如果設(shè)備少、速度低用10kΩ也沒問題。注意很多新手調(diào)試I2C不通第一反應(yīng)是代碼問題其實很多時候是上拉電阻沒接或者取值不對。用示波器看SCL和SDA的波形如果上升沿是明顯的RC充電曲線上升很慢那就是上拉電阻太大了。3.2 I2C時序起始、停止、應(yīng)答與時鐘同步I2C的時序有幾個關(guān)鍵點面試必考起始條件StartSCL為高時SDA由高變低。停止條件StopSCL為高時SDA由低變高。數(shù)據(jù)有效性SCL為高時SDA必須穩(wěn)定SDA只能在SCL為低時變化。應(yīng)答ACK/NACK每傳輸8位數(shù)據(jù)后接收方在第9個時鐘周期拉低SDA表示ACK保持高表示NACK。這里有個容易混淆的點起始和停止條件都是在SCL高電平時SDA變化而數(shù)據(jù)位是在SCL低電平時變化。記住這個區(qū)別時序題就不會錯。時鐘同步是I2C多主場景下的機(jī)制。多個主機(jī)同時發(fā)時鐘時SCL線是線與的誰的低電平長誰就主導(dǎo)時鐘。這保證了所有主機(jī)看到的是同一個時鐘?？偩€仲裁則是SDA線上的競爭。兩個主機(jī)同時發(fā)送時誰先發(fā)出和對方不一樣的電平誰就失去仲裁權(quán)自動轉(zhuǎn)為從機(jī)。這個機(jī)制保證了多主通信不會沖突。3.3 7位地址、10位地址與讀寫操作I2C的設(shè)備地址有7位和10位兩種。7位地址最常用一幀的格式是起始條件7位地址 1位讀寫位0寫1讀應(yīng)答位數(shù)據(jù)字節(jié)應(yīng)答位...停止條件所以一個完整的寫寄存器操作通常是起始 → 設(shè)備地址寫 → ACK → 寄存器地址 → ACK → 數(shù)據(jù) → ACK → 停止。讀寄存器則是起始 → 設(shè)備地址寫 → ACK → 寄存器地址 → ACK → 起始重復(fù)起始→ 設(shè)備地址讀 → ACK → 數(shù)據(jù) → NACK → 停止。注意讀操作最后是NACK因為主機(jī)接收完最后一個字節(jié)后要告訴從機(jī)我不需要了所以發(fā)NACK然后發(fā)停止條件。10位地址用得少格式是起始 → 11110xx 地址高2位 寫 → ACK → 地址低8位 → ACK → 數(shù)據(jù)...面試時如果被問到7位地址和10位地址怎么區(qū)分答前5位是11110就是10位地址即可。3.4 I2C調(diào)試實戰(zhàn)從波形到問題定位I2C調(diào)試我總結(jié)了一套流程基本能覆蓋90%的問題先看上拉電阻確認(rèn)SCL和SDA都有上拉阻值合理看起始條件示波器觸發(fā)在SDA下降沿確認(rèn)SCL高時SDA有下降看地址用邏輯分析儀解碼確認(rèn)地址和讀寫位正確看ACK如果第9個時鐘SDA是高說明從機(jī)沒應(yīng)答檢查地址、供電、器件是否就緒看時鐘頻率確認(rèn)沒有超過從機(jī)支持的最大頻率常見問題速查表現(xiàn)象可能原因排查方法完全無波形引腳配置錯誤、器件未供電檢查GPIO模式、測供電電壓有起始無ACK地址錯誤、從機(jī)未就緒邏輯分析儀解碼地址、查數(shù)據(jù)手冊通信偶爾失敗上拉電阻過大、走線太長減小上拉、縮短走線、降低速率SCL被拉低不釋放從機(jī)死鎖、時鐘拉伸檢查從機(jī)狀態(tài)、加復(fù)位邏輯數(shù)據(jù)錯位時鐘頻率過高、采樣點不對降低速率、檢查時序參數(shù)實操心得I2C總線死鎖是個經(jīng)典問題。從機(jī)在傳輸過程中被復(fù)位可能一直拉著SDA或SCL不放。解決辦法是在初始化時發(fā)送9個時鐘脈沖讓從機(jī)把剩余的數(shù)據(jù)位發(fā)完釋放總線。這個技巧在很多MCU的I2C驅(qū)動里都有實現(xiàn)。4. SPI速度最快的同步總線也是配置最靈活的4.1 SPI的四線制與全雙工原理SPI全稱Serial Peripheral Interface四根線SCLK時鐘由主機(jī)產(chǎn)生MOSIMaster Out Slave In主機(jī)輸出從機(jī)輸入MISOMaster In Slave Out主機(jī)輸入從機(jī)輸出CS/SS片選低電平有效每個從機(jī)一根SPI是全雙工的主機(jī)在發(fā)數(shù)據(jù)的同時也在收數(shù)據(jù)。原理是一個移位寄存器主機(jī)和從機(jī)的移位寄存器首尾相連主機(jī)移出一位到MOSI從機(jī)移出一位到MISO8個時鐘后雙方交換了一個字節(jié)。這也是為什么SPI的收發(fā)通常用同一個函數(shù)——你發(fā)一個字節(jié)出去同時就收到一個字節(jié)。很多新手不理解為什么讀數(shù)據(jù)要先寫一個dummy字節(jié)就是因為SPI的讀操作本質(zhì)上是用寫來產(chǎn)生時鐘同時把從機(jī)的數(shù)據(jù)移進(jìn)來。SPI沒有地址概念靠片選來選設(shè)備。CS拉低對應(yīng)的從機(jī)被激活CS拉高從機(jī)釋放MISO線。所以SPI掛多個設(shè)備時每個設(shè)備需要一根獨立的CS線。這是SPI和I2C最大的區(qū)別I2C靠地址尋址SPI靠片選。4.2 CPOL與CPHA四種模式的本質(zhì)SPI有四種模式由CPOLClock Polarity和CPHAClock Phase組合而成CPOL0空閑時SCLK為低CPOL1空閑時SCLK為高CPHA0第一個邊沿采樣第二個邊沿移出CPHA1第一個邊沿移出第二個邊沿采樣組合起來就是Mode 0到Mode 3模式CPOLCPHA采樣邊沿移出邊沿Mode 000上升沿下降沿Mode 101下降沿上升沿Mode 210下降沿上升沿Mode 311上升沿下降沿Mode 0和Mode 3最常用。大部分Flash、傳感器用Mode 0部分器件用Mode 3。面試時經(jīng)常問怎么確定用哪個模式答案是看從機(jī)數(shù)據(jù)手冊。手冊里會明確寫支持哪個模式或者給出時序圖。如果時序圖顯示時鐘空閑為低、數(shù)據(jù)在上升沿穩(wěn)定那就是Mode 0。我踩過的坑是主從模式不匹配。主機(jī)配Mode 0從機(jī)要Mode 3結(jié)果數(shù)據(jù)全是錯的。這時候用邏輯分析儀看波形對比手冊時序圖很快就能定位。4.3 SPI速率、片選與多設(shè)備管理SPI的速率可以很高幾十MHz很常見有些器件能到100MHz以上。速率上限取決于從機(jī)支持的最大時鐘頻率走線長度和信號完整性主機(jī)的SPI控制器能力實際配置時先用低速比如1MHz調(diào)通再逐步提高。高速時要注意走線盡量短最好等長MISO線在高速時可能需要串聯(lián)電阻匹配多個從機(jī)時CS線要獨立不能共用多設(shè)備管理是SPI的痛點。假設(shè)掛8個設(shè)備就需要8根CS線加上SCLK、MOSI、MISO一共11根線。而I2C掛8個設(shè)備只要2根線。所以設(shè)備多、速率要求不高時用I2C設(shè)備少、速率要求高時用SPI。還有一種**菊花鏈Daisy Chain**接法多個從機(jī)的MOSI和MISO串聯(lián)只需要一根CS。數(shù)據(jù)從主機(jī)發(fā)出經(jīng)過第一個從機(jī)、第二個從機(jī)……最后從最后一個從機(jī)回到主機(jī)。這種接法適合移位寄存器類的器件但靈活性差中間某個器件壞了整條鏈都受影響。4.4 SPI調(diào)試要點與常見故障SPI調(diào)試的核心是確認(rèn)四個信號的行為CS傳輸前拉低傳輸后拉高中間保持低SCLK空閑電平符合CPOL邊沿數(shù)量等于數(shù)據(jù)位數(shù)MOSI在正確的邊沿變化數(shù)據(jù)穩(wěn)定MISO從機(jī)在正確的邊沿輸出數(shù)據(jù)常見問題現(xiàn)象可能原因解決方法讀回全0或全1MISO未接、CS未拉低、模式錯誤檢查接線、確認(rèn)CS、核對模式數(shù)據(jù)錯位CPHA配置錯誤切換Mode 0/1或2/3高速時數(shù)據(jù)錯誤走線太長、速率過高降低速率、縮短走線多設(shè)備沖突CS共用、MISO沖突每個設(shè)備獨立CS第一個字節(jié)錯誤CS建立時間不足增加CS拉低到第一個時鐘的延時實操心得SPI的CS建立時間和保持時間經(jīng)常被忽略。有些從機(jī)要求CS拉低后至少等待幾十納秒才能發(fā)時鐘CS拉高前也要保持時鐘穩(wěn)定一段時間。如果時序卡得太緊就會出現(xiàn)第一個字節(jié)對、后面全錯或者偶爾錯一個字節(jié)的現(xiàn)象。在CS操作前后加幾個空指令或者微秒級延時往往能解決這類玄學(xué)問題。5. 三劍客橫向?qū)Ρ冗x型、面試與實戰(zhàn)決策5.1 一張表看懂三者的核心差異維度UARTI2CSPI線數(shù)2TX/RX2SCL/SDA4SCLK/MOSI/MISO/CS雙工全雙工半雙工全雙工同步方式異步同步同步速率通?！?Mbps100k/400k/1M/3.4M可達(dá)幾十MHz尋址無點對點7位/10位地址片選多設(shè)備不支持支持2線掛多設(shè)備支持每設(shè)備一根CS時鐘無主機(jī)產(chǎn)生支持拉伸主機(jī)產(chǎn)生上拉不需要需要不需要典型場景調(diào)試口、GPS、藍(lán)牙模塊傳感器、EEPROM、RTCFlash、屏幕、高速ADC選型邏輯其實很清晰點對點、低速、簡單UART多設(shè)備、低速、線少I2C高速、大數(shù)據(jù)量SPI5.2 面試高頻問題與答題思路整理幾個我遇到過的高頻問題附上答題思路Q1UART為什么沒有時鐘線還能通信答靠雙方約定的波特率接收方在起始位下降沿后按位時間采樣采中間點保證容錯。Q2I2C為什么需要上拉電阻答開漏輸出只能拉低不能拉高需要上拉電阻提供高電平同時實現(xiàn)線與邏輯支持多設(shè)備。Q3SPI的四種模式怎么理解答CPOL決定空閑電平CPHA決定采樣邊沿組合成四種模式具體用哪個看從機(jī)手冊。Q4I2C和SPI各有什么優(yōu)缺點答I2C線少、支持多設(shè)備、有ACK機(jī)制但速率低、有上拉功耗SPI速率高、全雙工、無上拉但線多、無ACK、無地址。Q5UART波特率誤差怎么算答累積誤差不超過半個位時間經(jīng)驗值±2%以內(nèi)安全用外部晶振可降低誤差。Q6I2C總線死鎖怎么解決答發(fā)送9個時鐘脈沖讓從機(jī)釋放總線或在初始化時加復(fù)位邏輯。Q7SPI讀數(shù)據(jù)為什么要先寫答SPI是全雙工移位寄存器寫操作產(chǎn)生時鐘同時把從機(jī)數(shù)據(jù)移進(jìn)來。5.3 實戰(zhàn)選型中的經(jīng)驗判斷實際項目中選型往往不是單純看參數(shù)還要考慮這些因素引腳資源如果MCU引腳緊張I2C的2根線優(yōu)勢明顯。但SPI的CS線可以復(fù)用用GPIO擴(kuò)展也算靈活。速率需求傳傳感器數(shù)據(jù)I2C的400kHz足夠傳圖像或音頻必須SPI?？偩€負(fù)載I2C掛太多設(shè)備電容增大上升沿變緩需要減小上拉電阻。一般建議不超過8個設(shè)備走線不超過1米。中斷和DMASPI和UART通常支持DMA適合大數(shù)據(jù)量I2C的DMA支持因平臺而異有些MCU的I2C DMA很雞肋。調(diào)試便利性UART最容易調(diào)試一個USB轉(zhuǎn)串口就能看數(shù)據(jù)I2C和SPI需要邏輯分析儀成本高一些。我個人經(jīng)驗是能用UART就用UART需要多設(shè)備就上I2C速率不夠再換SPI。不要為了高級而過度設(shè)計簡單可靠才是嵌入式的第一原則。6. 從面試到實戰(zhàn)幾個容易被忽略的細(xì)節(jié)6.1 電平匹配與保護(hù)電路三個協(xié)議都涉及電平匹配問題。3.3V的MCU和5V的器件通信直接連可能燒引腳。常見方案電平轉(zhuǎn)換芯片專用雙向電平轉(zhuǎn)換如TXS0108分壓電阻5V到3.3V可以用電阻分壓但速率受限MOS管電平轉(zhuǎn)換一個MOS管加兩個電阻適合I2C這種開漏總線保護(hù)方面長線通信建議加TVS管防靜電加串聯(lián)電阻限流。工業(yè)環(huán)境下光耦隔離或數(shù)字隔離器是標(biāo)配。6.2 時序參數(shù)與建立保持時間每個器件的數(shù)據(jù)手冊都有時序參數(shù)建立時間tsu、保持時間th、上升時間tr、下降時間tf。配置時要注意UART主要是波特率誤差I(lǐng)2C上升時間受上拉電阻和電容影響高速模式下要特別關(guān)注SPICS建立/保持時間、數(shù)據(jù)建立/保持時間很多玄學(xué)問題其實是時序余量不夠。比如SPI在高速時數(shù)據(jù)建立時間不足從機(jī)采樣到錯誤數(shù)據(jù)。解決辦法是降低速率、縮短走線、調(diào)整采樣邊沿。6.3 軟件模擬 vs 硬件外設(shè)有些MCU的硬件I2C/SPI有bug或者不夠靈活這時候可以用GPIO模擬Bit-Banging。軟件模擬的優(yōu)點引腳任意分配時序完全可控不受硬件外設(shè)限制缺點占用CPU速率低時序精度依賴延時我做過一個項目硬件I2C在特定條件下會死鎖換成GPIO模擬后穩(wěn)定運行。所以不要迷信硬件外設(shè)該軟模擬就軟模擬。6.4 邏輯分析儀的使用技巧調(diào)試這三個協(xié)議邏輯分析儀是神器。幾個使用技巧采樣率要足夠至少是信號頻率的5到10倍協(xié)議解碼大部分邏輯分析儀支持UART/I2C/SPI解碼直接看數(shù)據(jù)觸發(fā)設(shè)置I2C觸發(fā)在起始條件SPI觸發(fā)在CS下降沿UART觸發(fā)在起始位看時序余量不光看數(shù)據(jù)對不對還要看建立保持時間夠不夠我習(xí)慣先用邏輯分析儀抓一幀完整數(shù)據(jù)確認(rèn)協(xié)議層沒問題再用示波器看信號質(zhì)量確認(rèn)物理層沒問題。兩層都過了通信基本就穩(wěn)了。7. 我個人的一些踩坑記錄最后分享幾個我實際踩過的坑都是教科書上不會寫的?？右籙ART的TX引腳配置成開漏。有一次用某款MCUUART的TX默認(rèn)配置成了開漏輸出結(jié)果沒有上拉電阻波形根本出不來。查了半天才發(fā)現(xiàn)是GPIO模式問題。UART的TX要配成推挽輸出這個細(xì)節(jié)很容易忽略?？佣蘒2C的地址左移一位。很多數(shù)據(jù)手冊給的地址是7位但驅(qū)動里需要的是8位7位地址左移一位加讀寫位。我見過有人直接把7位地址填進(jìn)去結(jié)果怎么都不通。記住驅(qū)動里的地址通常是8位格式?？尤齋PI的MISO引腳沒配成輸入。SPI的MISO是從機(jī)輸出、主機(jī)輸入主機(jī)的MISO引腳必須配成輸入模式或者復(fù)用功能輸入。如果配成輸出會和從機(jī)打架讀回的數(shù)據(jù)全是錯的。坑四I2C的時鐘拉伸沒處理。有些從機(jī)比如某些傳感器會在處理數(shù)據(jù)時拉低SCL這叫時鐘拉伸。如果主機(jī)的I2C控制器不支持時鐘拉伸就會通信失敗。選型時要確認(rèn)主機(jī)支持這個特性?？游錝PI的CS用GPIO控制時忘了拉高。用GPIO手動控制CS時傳輸完一定要拉高否則從機(jī)一直以為在通信MISO線不釋放影響其他設(shè)備。這些坑看起來都很基礎(chǔ)但實際調(diào)試時往往就是這些細(xì)節(jié)卡住你幾個小時。嵌入式開發(fā)細(xì)節(jié)決定成敗。面試的時候如果你能把這些實戰(zhàn)細(xì)節(jié)講出來面試官會知道你是有真經(jīng)驗的而不是只會背書的。這也是我一直強(qiáng)調(diào)的理解原理動手實踐總結(jié)踩坑這三步走下來UART、I2C、SPI就不再是面試的攔路虎而是你手里的趁手工具。